Koldo Basterretxea Oyarzabal

(Dep. Electronics Technology)

Telefonoa

Teléfono: 946014302

Posta elektronikoa

Correo elctrónico: koldo.basterretxea@ehu.eus

Industria Elektronikaren eta Automatikaren Ingeniaritzako Gradua

https://www.ehu.eus/es/web/graduak/grado-ingenieria-electronica-industrial-y-automatica-bizkaia

Asignaturas:

- Sistemas Electrónicos Digitales (Curso 3º - 6 ECTS)

Sistema Elektroniko Aurreratuak Masterra (SIEAV)

https://www.ehu.eus/es/web/master/master-sistemas-electronicos-avanzados

Asignaturas:

- Diseño de controladores digitales con FPGAs (3 ECTS)

- Cosimulación para la verificación de sistemas sobre FPGAs (3 ECTS)

Estos son algunos de los temas de trabajo en que podrías colaborar dentro de nuestro grupo, tanto para obtener una certificación de prácticum para el máster SEA como para el desarrollo de un Trabajo Fin de Máster.

Dependiendo de tu perfil puedes trabajar a un nivel más investigador o a un nivel más ingenieril. En todo caso tu trabajo siempre tendrá un enfoque aplicado.Pincha en las pestañas de la derecha y podrás leer uns breve descripción de cada propuesta.

Si eres alumno del Máster en SIstema Electrónicos Avanzados y te interesa alguna de estas propuestas, ponte en contacto conmigo, ya sea por email o en persona (en clase, en mi despacho...).

Sistemas ADAS basados en inteligencia computacional

En GDED trabajamos actualmente en un proyecto de largo alcance en el campo de la asistencia activa a la conducción (ADAS) para vehículos de última generación. Disponemos de una amplia base de datos obtenidos de múltiples sensores en un vehículo completamente monitorizado en condiciones reales de conducción. La aplicación de técnicas de inteligencia computacional al tratamiento inteligente de estas señales para la implementación de sistemas ADAS es un fructífero campo de investigación y desarrollo en el que hay mucho que aportar.

Redes de "Deep Learning" y sus aplicaciones

Las Redes Neuronales Artificiales y los algoritmos de aprendizaje asociados han sido aplicados con éxito en muchos campos de la ciencia y la ingeniería. Recientemente se ha despertado un gran interés por las redes de tipo "profundo" o "deep" (como las redes convolucionales o CNNs) que constan the varias capas de red, ya que se ha demostrado que funcionan muy bien en problemas reales complejos como en visión artificial (reconocimiento), clasificación de la información, procesamiento del lenguaje natural etc. Sin embargo la computación de estos sistemas puede ser muy pesada, por lo que su aceleración aprovechando el paralelismo inherente de las mismas (aceleración por hardware) es un campo actual en pleno desarrollo en el que las FPGAs están llamadas a jugar un papel importante.

Controladores predictivos (MPC)

El control predictivo (MPC) es, por sus ventajas y aplicabliidad, el algoritmo de control avanzado con más penetración en la industria. Sin embargo, este tipo de control implica la solución de un problema de óptimos con restricciones en cada periodo de muestreo. En consecuancia, el MPC es difícilmente aplicable a sistemas de control con requerimientos de alta velocidad (gran ancho de banda). La aceleración de los algoritmos de optimización implicados en el control predictivo es un campo de trabajo que promete ampliar la aplicación de este tipo de control a campos hasta ahora vedados al MPC. También en este campo las FPGAs y los PSoCs pueden resultar ser una tecnología clave en el futuro.

Aplicaciones del SVD al procesamiento de video

Hoy día existe un gran interés en la industria del automóvil por avanzar en los sistemas de ayuda a la conducción activos (DAS). En este campo la Inteligencia Computacional juega un papel esencial. El diseño del hardware y el software de los sistemas embebidos necesarios para que puedan ser procesados eficientemente en un vehículo es un interesante campo de trabajo en la actualidad.

Interacción humano-máquina por gestos

Actualmente el nivel de desarrollo tecnológico de los sensores "vestibles" (wearable) permite afrontar el diseño de pequeños dispositivos autónomos y miniaturizados de procesamiento de señal que pueden integrarse en la ropa o a modo de complementos. Una aplicación con gran potencial de desarrollo es la interacción de humanos con máquinas mediante simples gestos de la mano u otras partes del cuerpo sin necesidad de complejas interfaces provistas de actuadores. En el grupo GDED hemos desarrollado un primer prototipo de procesador vestible para el reconocimiento de gestos naturales realizados con el brazo y la mano para interactuar con máquinas. EL trabajo de investigación a nivel algorítmico está completamente desarrollado, pero hay algunos aspectos a mejorar (consumo, robustez etc,) antes de obtener un sistema realmente eficiente y utilizable. El objetivo del trabajo sería analizar cómo pueden mejorarse dichos aspectos y diseñar un sistema robusto con un alto grado de fiabilidad, además de insertar el módulo de comunicaciones que permita implementar un prototipo final de demostración (por ejemplo, controlando el movimiento de un pequeño quadrotor en los tres ejes del espacio mediante gestos manuales).

Estimador de consumo en FPGAs

Estimar el consumo de potencia real de un diseño en una FPGA según distintas opciones de implementación, frecuencia de reloj y condiciones ambientales no es una tarea sencilla. Este trabajo propone analizar las distintas opciones y herramientas para la estimación del consumo en las FPGAs de Xilinx de nueva generación para después diseñar un sistema de medida de consumo real sobre la propia FPGA y extraer conclusiones. Se propone como diseño de referencia un trabajo publicado por ingenieros de Aseslan en el que se describe un sistema de medida basado en un diseño VHDL que permite cambiar en tiempo real el número de recursos activados en la FPGA así como sus condiciones de operación (temperatura y frecuencia de reloj) mientras se monitoriza la corriente y la tensión en la línea de alimentación del dispositivo.

Redes neuronales con núcleos adaptativos

Las redes neuronales artificiales (ANNs) optimizan su comportamiento mediante el ajuste de sus parámetros (entrenamiento o aprendizaje), que tradicionalmente incluyen los pesos de sus conexiones y los parámetros llamados "bias". Mientras, las funciones de activación (núcleos) de sus neuronas suelen ser fijas. En este trabajo se propone explorar la forma de entrenar ANNs cuyas funciones de activación son ajustables mediante un parámetro que modifica su forma. El trabajo de investigación fundamental ya se ha realizado, y el grupo GDED dispone de funciones de Matlab así como de diseños VHDL que permiten tanto la simulación como la implementación sobre FPGA de redes de este tipo. Se trata pues de desarrollar un método que permita ajustar el parámetro de modificación del núcleo en el proceso de entrenamiento de la red y de realizar pruebas del funcionamiento del mismo con distintos ejemplos de aplicación.

Multiplicador CRI para Aritmética Afín (AA)

El diseño en coma fija produce sistemas digitales óptimos en términos de velocidad y ocupación de área (por ejemplo para su implementación sobre FPGAs), pero muchas veces es difícil estimar las consecuencias numéricas de la limitación en la longitud de palabra utilizada y, por lo tanto, optimizar los diseños sin necesidad de recurrir a intensas simulaciones que, frecuentemente, son inviables por su larguísimo tiempo de ejecución. La aritmética afín (AA) es un recurso matemático muy útil para el desarrollo de sistemas estáticos (no basados en simulaciones sino en descripciones analíticas) de optimización de la longitud de palabra en el diseño de circuitos digitales con representación en coma fija. Sin embargo, cuando el procesamiento digital de la señal implica operaciones no afines (por ejemplo multiplicaciones) la AA necesita recurrir a trucos y aproximaciones que suelen producir sobreestimaciones de rangos y números de bits así como una complejidad creciente de la formulación.

ELMs (Extreme Learning Machines) incrementales

ELM es una generalización de las redes neuronales artificiales d tipo feedforwarad (FANN) que básicamente utiliza una estrategia de asignación aleatoria de valores a los parámetros no lineales de la red de manera que el problema de optimización resultante para la fase de aprendizaje de la misma se simplifica extraordinariamente ya que se transforma en un algoritmo de optimización lineal (y por tanto con garantía de punto óptimo global y no iterativo). Dado que se ha demostrado que las propiedades de las FANNs no se ven mermadas por la aproximación ELM si se cumplen ciertos requisitos, este método ha recibido un gran atención por parte de la comunidad científica que trabaja en el campo de la inteligencia computacional. Desde el punto de vista del diseño ad-hoc de sistemas de computación para ELM, una cuestión interesante es la posibilidad de variar el tamaño de la red para hacerla más adaptable y eficiente (incremental ELM o I-ELM). En este trabajo se propone estudiar las propiedades de las I-ELMs en ejemplos sencillos y las estrategias para diseñar una I-ELM para su implementación en una FPGA, de manera que puedan activarse/desactivarse las neuronas de la red a voluntad.

Programa de doctorado en Ingeniería Física

https://www.ehu.eus/es/web/doktoregoa/doctorado-ingenieria-fisica

INTERNATIONAL JOURNAL AND CONFERENCE PAPERS

SiliconBurmuin: A Horizon Europe propelled Neurocomputing Initiative in the Basque Country

X. Iturbe et al.

In Proc. Digital System Design 2023 (Euromicro 2023), Durres, Albania, September 2023

On-chip hyperspectral image segmentation with fully convolutional networks for scene understanding in autonomous driving

J. Gutierrez-Zaballa, K. Basterretxea, J. Echanobe, M.V. Martinez, U. Martínez-Corral, O. Mata-Carballeira, and I. del Campo

Journal of Systems Architecture 139(2), 102878, 2023.

Exploring Fully Convolutional Networks for the Segmentation of Hyperspectral Imaging Applied to Advanced Driver Assistance Systems

J. Gutierrez-Zaballa, K. Basterretxea, J. Echanobe, M.V. Martinez, I. del Campo

15th International Workshop on Design and Architectures for Signal and Image Processing (DASIP) / HIPEAC 2022

Budapest, HUNGARY, June 2022

Robust embedded MPC with reduced-precision arithmetic for cost-optimized implementations

Aitor del Río and K. Basterretxea

47th Annual Conference of the IEEE Industrial Electronics Society (IECON 2021), Toronto, Canada, October 2021.

Multi-objective Genetic Algorithm for Optimizing an ELM-based Driver Distraction Detection System

J. Echanobe, K. Basterretxea, I. del Campo, V. Martínez, and N. Vidal

IEEE Transactions on Intelligent Transportation Systems, 2021

HSI-Drive: A Dataset for the Research of Hyperspectral Image Processing Applied to Autonomous Driving Systems

K. Basterretxea, V. Martínez, J. Echanobe, J. Gutiérrez-Zaballa, and I. del Campo

IEEE Intelligent Vehicle Symposium, Nagoya, Japan, 2021

Towards the Development of a CAD Tool for the Implementation of High-Speed Embedded MPCs on FPGAs

Aitor del Río and Koldo Basterretxea

European Control Conference (ECC), Saint Petersburg, Russia, 2020

DBHI: A Tool for Decoupled Functional Hardware-Software Co-Design on SoCs

U. Martínez-Corral, G. Callahan, K. Iordanou, C. Gorgovan, K. Basterretxea, and M. Luján

The 2020 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, Seaside, California, USA, 2020

A versatile hardware/software platform for personalized driver assistance based on online sequential extreme learning machines

I. del Campo, M.V. Martínez, J. Echanobe, E. Asua, R. Finker, and K. Basterretxea

Neural Computing and Applications 31(4), 2019

Towards the Automatic Implementation of Reduced-size and High Throughput MPC on FPGAs

Aitor del Río and Koldo Basterretxea

6th International Conference on Control, Decision and Information Technologies (CoDIT), Paris, France, 2019

A Fully Configurable and Scalable Neural Coprocessor IP for SoC Implementations of Machine Learning Applications

Unai Martinez Corral and Koldo Basterretxea

Proceedings of the NASA/ESA Conference on Adaptive Hardware and Systems, Pasadena, California, 2017

Piecewise Multi-linear Fuzzy Extreme Learning Machine for the Implementation of Intelligent Agents.

I. del Campo, V. Martinez, F. Orosa, J. Echanobe, E. Asua, and K. Basterretxea.

Proceedings of the 30th International Joint Conference on Neural Networks (IJCNN), Anchorage, Alaska, USA, 2017.

Genetic Algorithm-based Optimization of ELM for On-line Hyperspectral Image Classification

J. Echanobe, I. Del Campo, K. Basterretxea, and V. Martinez

Proceedings of the 30th International Joint Conference on Neural Networks (IJCNN), Anchorage, Alaska, USA, 2017.

ELM-based Hyperspectral Imagery Processor for Onboard Real-time Classification

K. Basterretxea, U. Martinez-Corral, R. Finker and I. del Campo.

Proceedings of the Int. Conf. Design and Architectures for Signal and Image Processing (DASIP 2016), Rennes, France, 2016.

Efficient Algorithms for Accelerometer-based Wearable Hand Gesture Recognition Systems

G. Marqués and K. Basterretxea.

Proceedings of the 13th IEEE/IFIP Int. Conf. Embedded and Ubiquitous Computing (EUC 2015), Porto, Portugal, 2015.

Driving Behavior SIgnals and Machine Learning: A Personalized Driver Assistance System

V. Martínez, I. del Campo, J. Echanobe, and K. Basterretxea.

Proceedings of the 18th IEEE Intelligent Transportation Systems Conference (ITSC 2015), Las Palmas de GC, Spain, 2015.

A Wearable Human Activity Recognition System on a Chip

K. Basterretxea, J. Echanobe, and I. del Campo.

Proceedings of the Int. Conf. Design and Architectures for Signal and Image Processing (DASIP 2014), Madrid, Spain, 2014.

Scalable Parallel Architecture for Singular Value Decomposition of Large Matrices

U. Martínez-Corral, K. Basterretxea, and R. Finker.

Proceedings of the 24th Int. Conf. Field Programmable Logic and Applications (FPL 2014), Munich, Germany, 2014.

Adaptive Scalable SVD Unit for Fast Processing of Large LSE Problems

I. Bildosola, U. Martínez-Corral, and K. Basterretxea.

Proceedings of the 25th Int. Conf. Application-specific Systems, Architectures and Processors, Zurich, Switzerland, 2014.

A Fault Tolerant Single-chip Intelligent Agent with Feature Extraction Capability

K. Basterretxea, M.V. Martínez, I. del Campo, and J. Echanobe,

Applied Soft Computing, Vol. 22, pp. 358-371, 2014.

Easy Tuning of Fractional-order Holds to Reduce Transient Energy Consumption of Lightly Dumped Resonant Systems

U. Ugalde, R. Bárcena, and K. Basterretxea.

IET Control Theory and Applications, 2014.

Generalized Sampled-data Holds to Reduce Energy Consumption in Resonant Systems

U. Ugalde, R. Bárcena, and K. Basterretxea.

Control Engineering Practice, Vol. 26, pp. 28-40, 2014.

An FPGA-based Multiprocessor-Architecture for Intelligent Environments

J. Echanobe, I. del Campo, K. Basterretxea, M.V. Martínez, and Faiyaz Doctor.

Microprocessors and Microsystems, 2014.

Controlled Accuracy Approximation of Sigmoid Function for Efficient FPGA-based Implementation of Artificial Neurons

I. del Campo, R. Finker, J. Echanobe, and K. Basterretxea.

IET Electronics Letters, Vol. 49, No. 25, pp. 1598-1600, 2013.

Dynamic Significant Feature Extraction for Embedded Intelligent Agent Implementations

K. Basterretxea, I. del Campo, M.V. Martínez, and J. Echanobe.

Proceedings of the IEEE Symposium on Computational Intelligence in Dynamic and Uncertain Environments (CIDUE), pp. 39-46, 2013.

A Hardware/Software Embedded Agent for Real-time Control of Ambient-Intelligence Environments

I. del Campo, K. Basterretxea, M.V. Martínez, J. Echanobe, and F. Doctor,

Proceedings of the IEEE World Congress on Computational Intelligence (FUZZ IEEE), pp. 464-471, 2012.

Dynamic Partial Reconfiguration in Embedded Systems for Intelligent Environments

J. Echanobe, I. del Campo, R. Finker, and K. Basterretxea,

Proceedings of the Eighth international Conference on Intelligent Environments, pp. 109-113, 2012.

Recursive Sigmoidal Neurons for Adaptive Accuracy Neural Network Implementations

K. Basterretxea,

Proceedings of the NASA/ESA Conference on Adaptive Hardware and Systems (AHS), pp. 152-158, 2012.

Generalized Sampled-data Hold Functions with Asymptotic Zero-order Hold Behavior and Polynomic Reconstruction

U. Ugalde, R. Bárcena, and K. Basterretxea,

Automatica, Vol. 48, No. 6, pp.1171-1176, 2012.

A System-on-Chip Development of a Neuro-Fuzzy Embedded Agent for Ambient-Intelligence Environments

I. del Campo, K. Basterretxea, J. Echanobe, G. Bosque, and F. Doctor

IEEE Transactions on Systems, Man, and Cybernetics, Part B: Cybernetics, Vol. 42, No. 2, pp. 501-512, 2012.

Embedded High-Speed Model Predictive Controller on a FPGA

K. Basterretxea and K. Benkrid

Proceedings of the NASA/ESA Conference on Adaptive Hardware and Systems (AHS), pp. 327-335, 2011.

Scalable Architecture for High-Speed Multidimensional Fuzzy Inference Systems.

I. del Campo, J. Echanobe, K. Basterretxea, and G. Bosque

Journal of Circuits, Systems, and Computers, Vol. 20, No. 3, pp. 375-400, 2011.

A Semi-Active Suspension Embedded Controller in a FPGA..

K. Basterretxea, I. del Campo, and J. Echanobe

Proceedings of the IEEE Int. Symposium on Industrial Embedded Systems, pp. 69-78, 2010.

Ripple-free Control Response by Using a Fractional Order Hold Device.

U. Ugalde, R. Bárcena, and K. Basterretxea .

WSEAS Transactions on Systems Vol. 7, No. 7, pp. 879-888, 2008.

Design and Synthesis of a Configurable Fractional Order Hold Device for Sampled-data Control Systems.

Koldo Basterretxea, Rafael Bárcena, and Unai Ugalde.

WSEAS Transactions on Circuits and Systems Vol. 7, No. 8, pp. 869-878, 2008.

An Experimental Study on Nonlinear Function Computation for Neural/Fuzzy Hardware Design

K. Basterretxea, J. M. Tarela, I. del Campo and G. Bosque

IEEE Transactions on Neural Networks. Vol. 18, No. 1, Jan 2007.

Digital Gaussian Membership Function Circuit for Neuro-fuzzy Hardware

K. Basterretxea, J. M. Tarela and I. del Campo.

Electronics Letters. Vol. 42, No. 1, pp.44-46, Jan. 2006.

Approximation of Sigmoid Function and the Derivative for Hardware Implementation of Artificial Neurons.

K. Basterretxea, J. M. Tarela and I. del Campo.

EE Proceedings Circuits, Devices, and Systems, Vol. 151, no. 1, Feb. 2004.

Gaussian Function Approximation in Neuro-Fuzzy Systems.

K. Basterretxea, J. M. Tarela and I. del Campo.

in Applications and Science in Soft Computing, pp. 163-170. A. Lofti and J. M. Garibaldi, Eds. Springer, 2004.

Digital Design of Sigmoid Approximator for Artificial Neural Networks.

K. Basterretxea, J. M. Tarela and I. del Campo.

Electronics Letters. Vol. 38, No. 1, pp.35-37, Jan. 2002.

Consequences of Gaussian Function Approximation in the Performance of Neuro-Fuzzy Systems

K. Basterretxea, J. M. Tarela, and I. del Campo

Proc. 4th International Conference on Recent Advances in Soft Computing, RASC'02, Nottingham, UK, 2002,

Optimised PWL Recursive Approximation and Its Application to Neuro-Fuzzy Systems.

J.M.Tarela, K.Basterretxea, I.del Campo, M.V. Martinez and E.Alonso.

Mathematical and Computer Modelling. Vol. 35, pp. 867-883, 2002.

Improvement of a Measurement Plotting System Performance with Fractional Order Hold Adjusted by Neural Networks.

R. Barcena, M. de la Sen and K. Basterretxea.

in Advances in Neural Networks and Applications. pp. 117-122. Nikos E. Mastorakis Ed., World Scientific, 2001.

Approximation of Sigmoid Function and the Derivative for Artificial Neurons.

K. Basterretxea, J. M. Tarela and I. del Campo.

in Advances in Neural Networks and Applications, pp. 397-401. Nikos E. Mastorakis Ed., World Scientific, 2001.

PWL Approximation of Non-linear Functions for the Implementation of Neuro-Fuzzy Systems.

K. Basterretxea, E. Alonso, J. M. Tarela and I. del Campo.

in Computational Intelligence and Applications, pp. 42-48. Nikos E. Mastorakis Ed., World Scientific, 1999.

BOOK CHAPTERS

Electronic Hardware for Fuzzy Computation

K. Basterretxea and I. del Campo,

in Scalable Fuzzy Algorithms for Data Management and Analysis: Methods and Design, pp. 1-30. A. Laurent and M.-J. Lesot Eds., IGI Global, 2009

Quantization Errors in Digital Implementation of Fuzzy Controllers.

I. del Campo, J. M. tarela and K. Basterretxea.

in Digital Controller Implementation and Fragility.A Modern Perspective,

pp.253-274. R. S. H. Istepanian and J. F. Whidborne Eds., Springer, 2001.

OTRAS PUBLICACIONES

Circuito Retenedor de Orden Fraccional para Control Híbrido

K. Basterretxea y R. Bárcena

VIII Jornadas de Computación Reconfigurable, Móstoles, 2008.

Real-Time Experimentation Environment for Advanced Digital Controllers Applied to Industrial Processes

J. Briones, K. Basterretxea y R. Bárcena

Seminario Anual de Automática, Electrónica Industrial e Instrumentación, SAAEI'05, Santander, 2005.

Nuevas Arquitecturas Reconfigurables para Procesado Digital

J.A. Ezquerra y K. Basterretxea

Computación Reconfigurable & FPGAs, E. Boemo, F. Gomez-Arribas, S.S. opez-Buedo, G. Sutter, Eds., Publicaciones Digitales, Madrid 2003.

Circuito de Función de Pertenencia Gaussiana para Hardware Neuro-Borroso

K. Basterretxea, J. M. Tarela e I. del Campo

Seminario Anual de Automática, Electrónica Industrial e Instrumentación, SAAEI'03, Vigo, 2003.

Sobre la Influencia del Grado de Aproximación de la Función Sigmoide y su Derivada en el Comportamiento de RNA's de Retropropagación

K. Basterretxea, J.M. Tarela e I. del Campo,

Seminario Anual de Automática, Electrónica Industrial e Instrumentación, SAAEI'01, Matanzas, Cuba, 2001.

Elektronika Digitalaren Diseinua Ikerketa Taldea

Bilaketa barra