
banner top

Doktorego tesiak
High-performance computing architecture for the Smart Grid
- Doktoregaia:
- Le Sun
- Urtea:
- 2024
- Zuzendaria(k):
- Jesús Lázaro
- Deskribapena:
Sare adimendunen teknologiaren garapen azkarrarekin, errendimendu handiko konputazio-arkitekturen (HPC) eskaria datu-bolumen handiak prozesatzeko handitzen joan da. Tesi honek errendimendu handiko konputazio-arkitektura berritzaile bat aurkezten du, sare adimendunetan Lagindutako Balioak (SMV) prozesatzeko berariaz diseinatua, datu konplexuen prozesamenduan PUZetan oinarritutako sistemen mugak gainditzeko helburuarekin. Diseinu pertsonalizatuko siliziozko IP baten eta FPGAn oinarritutako txartel azeleratzaile baten konbinazioaren bidez, azterketa honek irtenbide eraginkor bat eskaintzen du Xilinx-en FPGA azeleragailuaren zenbaketa egokitzailearen markoa erabiliz, datuen prozesamenduaren abiadura eta eraginkortasuna nabarmen hobetuz. Esperimentuen bidez, egiaztatzen dugu arkitekturak SV prozesamendu-nukleo ugari zabal ditzakeela FPGA azeleragailu bakar batean, bere errendimendua ebaluatuz datuen throughput, latentzia-ezaugarri eta sistemaren energia-kontsumo terminoetan. Emaitzek adierazten dute soluzio horrek abiadura handiko, throughput handiko eta sare adimendunen latentzia txikiko beharrak ase ditzakeela. Gainera, tesi honek sare adimendunaren akatsak detektatzeko arkitektura honen aplikazioa eta adimen artifizialaren inferentzia ere aztertzen ditu, sare adimendunetan aplikazioak azkartzeko duen potentziala eta erronkak erakutsiz. Azterlan honen ekarpena ez da soilik sare adimendunen komunikazio-azpiegituran datuak prozesatzeko irtenbide eraginkor baten horniduran islatzen, erabaki-sare zentralizatuko arkitektura bat garatzen ere laguntzen du, energia-sektorean errendimendu handiko konputazioa aplikatzeko perspektibak bultzatuz.