Eduki publikatzailea

System-on-Programmable-Chip Architecture to Secure Real Time Traffic in the Smart Grid

Doktoregaia:
Mikel Rodríguez Enríquez
Urtea:
2021
Zuzendaria(k):
Armando Astarloa eta Jesús Lázaro
Deskribapena:

Energia elektrikoa sortzeko eta banatzeko azpiegiturek mundu osoan jasandako zibererasoak ugariak izan dira azken hamarkadetan. Gertaera horiek kontuan hartuta, IEC 62351-6 segurtasun-estandarra argitaratzen da, IEC 61850 komunikazioak SAS aplikazioan babesteko. Ikerketa-komunitatearen eta industriaren azterketa egin ondoren, IEC 62351-6 estandarra SAS gailuetan ezartzeko proben lehen emaitzak argitaratu dira. Emaitzen arabera, Intelligent Electronic Devices (IED) gailuen arteko korronte eta tentsio elektrikoko neurriak gainbegiratu, kontrolatu eta transmititzeko komunikazioak babestea konpondu beharreko erronka da. Komunikazio horiek Generic Object Oriented Substation Events (GOOSE) eta Sampled Values (SV) mezuen bidez egiten dira, denbora-baldintza zorrotzekin. Beraz, SASn horrelako komunikazioak babesteak lehentasuna ematen dio azpiegitura elektrikoek behar bezala funtziona dezaten bermatzeari, baina oraindik konpondu gabe dago. Tesi honetan, irtenbide bat proposatzen da, IEC 61850 GOOSE eta SV mezuak babesteko aukera ematen duena, aldi baterako baldintza zorrotzak arriskuan jarri gabe eta SAS gailuetan bideragarria izanda. Horretarako, arkitektura digital modular bat definitzen da, eta, prozesu kriptografikoen hardware azelerazioari esker, gai da komunikazioei integritatea, egiazkotasuna eta konfidentzialtasuna emateko, SAS sisteman denbora errealeko baldintzak betetzen. Lehenik eta behin, azpiestazio elektrikoetako komunikazio- eta zibersegurtasun-teknologiaren egungo egoera aurkezten da. Bereziki, GOOSE eta SV mezuak babesteak dakartzan arazoak deskribatzen dira. Ondoren, komunikazio-mota horiek babesteko dauden soluzioen azterketa sakona egiten da, eta lan hori egiteko gai den proposamenik ez dagoela erakusten da. Bigarrenik, arazoari irtenbidea emateko, hardware arkitektura malgua eta moldagarria proposatzen da. Gainera, arkitektura gaitzen duen elementu gisa, Intellectual Property core (IP) Advanced Encryption Standard (AES) Galois/Counter Mode (AES-GCM) aurkezten da, latentzia baxukoa, prozesatzeko gaitasun handikoa eta baliabide logikoak eta errendimendua erabiltzeko balantzea konfiguratzeko gaitasuna duena. Azkenik, laborategian proposatutako hardware arkitektura balioztatzen da, hardware errealeko simulazio- eta proba-tekniken bidez. Lortutako emaitzak literaturan eskuragarri dauden azken emaitzekin alderatzen dira. Horrez gain, proposatutako irtenbidea SAS gailuetan ezartzearen bideragarritasuna ebaluatzen da.