FPGAk (Field Programmable Gate Array) eta FPGAetan oinarritutako SoCak (System-on-Chip) eremuan programagarriak diren txipak dira, zirkuitu pertsonalizatuak neurrira garatzeko aukera eskaintzen dutenak. ASICekin (Application Specific Integrated Circuit) konparatuz gero, nabarmendu beharra dago gailu horiek merkaturatze-denbora azkartzen dutela, diseinuaren kostua txikiagoa izanik. Transistoreen dimentsioen etengabeko murrizketari esker, gailu horien konputazio-ahalmena nabarmen handitu da azken hamarkadetan, beraien erabilera automozioan, aeronautikan, trenetan eta aplikazio espazialetan zabalduz. Sektore horietan derrigorrezkoa da diseinuak fidagarritasunera eta segurtasunera bideratzea, onargarriak diren arrisku-tasak araudi zorrotzetan espezifikatuta baitaude. Hori dela eta, FPGAetan inplementatutako zirkuitoen hutsegite-tasen neurketarako prozedurak zehaztu behar dira. Erradiazioak induzitutako SEUak (Single Event Upset) dira gailu horietan gertatzen diren hutsegiteen arduradun nagusiak; hori da, memoria batetako bit baten (edo batzuen) bat-bateko aldaketa. Gertaera horiek FPGAen konfigurazio-memorian gertatuz gero, inplementatutako zirkuitu mailan hardware erroreak sortzen dituzte. Hori guztia kontutan hartuta, FPGA komertzialak erabiltzen dituzten fidagarritasunera bideratutako diseinuek SEUaren eragina murrizteko estrategiak erabili behar dituzte. Ez hori bakarrik, estrategia horien eraginkortasuna balioztatu behar da, hutsegite-tasa behar bezain txikia dela justifikatzeko. Ebaluazioprozedura guztien artean, SEUen emulazioa nabarmentzen da. Horren funtsa da gailua akatsak dituen konfigurazio-fitxategi batekin programatzea, konfiguraziomemorian SEU baten eragina emulatzeko. Literatura zientifikoan SEUen emulaziorako aurkeztutako prozedura ezberdinak aztertu ondoren, gabezia batzuk antzeman dira. Alde batetik, FPGAk berak injekzioak bideratzekotan, emulazio sistema blokeatzeko arriskua dago, injektatutako erroreak berak emulazio-sistema hondatu dezakelako. Bestalde, FPGAtik kanpo bideratu nahi bada emulazioa, hardwareari dagozkion aldaketa nabarmenak beharrezkoak dira. Tesi honen helburu nagusia da SEU emulazio-metodologia baten deskribapena, gaur egun existitzen diren sistemetan modu erraz batean inplementatzeko gaitasuna duena. Proposatutako prozeduraren muga bakarra da sistemak FPGA SoC bat, Zynq edo bestelakoa, izan behar duela. Horrez gain, literaturan antzemandako gabeziak gainditzen ditu proposatutako metodoak, FPGA eta prozesadorea (PS) konbinatzen duten SoCen ezaugarriez baliatuz. Horretarako, erroreen injekziorako sistema PSan kokatzen da, errore-injekzio blokeatzaileak ekiditzeko. Horrela, injekzioak FPGAtik kanpo egiten diren arren, txiparen barrutik gauzatzen dira; beraz, PCBan hardware-aldaketak ez dira beharreskoak. Egiaztapeneskema unibertsala proposatu da, konplexutasun ezberdineko zirkuituetara modu sinple batetan egokitzeko ahalmena duena. Horrez gain, beste bi ekarpen burutu dira tesi honetan. Alde batetik, egiaztatu da diseinu-fasean hartutako erabaki ezberdinen eragina hutsegite-tasan, eta baita ere diseinu berdinak parametro ezberdinekin% 50eko gorabeherak izatera heldu daitekeela. Bestalde, literaturan aztertutako emulazio-metodoek SBU (Single Bit Upset) motako SEUak aztertzen dituzte, eta lan honetan MCU (Multiple Cell Upset) motakoen azterketarako prozedura bat proposatu da ere.