FPGAren logika digitala sortuko du atal honek, OEM_LLC moduluaren gunea, hain zuzen ere. Horrela, FPGAk 1 (fisikoa) eta 2 (lotura) geruzak gauzatuko ditu, hots, pasabideko Ethernet alderanzko komunikazioenak. Horien behe-mailako geruzak sintetizatzean FPGAetan, larri da RTL-kodetzea FPGAren baliabideak eraginkorki erabiltzeko asmoz; halaber, denbora ikuspegitik ere eraginkorki kodetzea, hots, VHDLn definituriko behe-mailako zirkuitua abiadura handietarako ere sintetizatu ahal dela