2326718 zk. patentea. 2009ko urriaren 16an B.O.P.I.an argitaratua.

Osziladore batetik jasotako frekuentzia altuko seinale karratu eta periodikoa emanda, proposatutako asmakizunak irteeran, ausazko seinale digitala sortzen du, bi balioentzako probabilitate berbera izanik, eta osziladorearekin sinkronizaturik, sistema digitalean erloju bezela erabiltzen da. Ausazko biten segidak entropia altua dauka, hau da, denboran hurbil dauden biten arteko korrelazioa zero ingurukoa da. Atzerapenaren konpentsazio-digitalerako zirkuitu (AKDZ) batek osziladorearekin fasean dagoen erloju nagusia sortzen du. Kontrol unitate batek AKDZ moduko bigarren unitate baten irteerako erlojuaren faseak kontrolatzen du zera gerta dadin: flip-flop batean ezartze (setup) edo mantentze (hold) denboraren baldintzak ez betetzea, horrela bere irteeraren egoera meta-egonkor batetara eramango du, horrela bi balio posibleak probabilitate berdina izango dute.