Diseño y síntesis eficiente de sistemas electrónicos complejos mediante técnicas lineales a tramos (PWL, piecewise-linear)
- Researcher(s):
- Jose Manuel Tarela Pereiro
- Period:
- from 2004 to 2006
- Financing entity:
- Universidad del País Vasco, UPV/EHU
- Total amount:
- 7.500 euros
- Description:
-
Entidades participantes: Depto. de Electricidad y Electrónica, Fac. de Ciencias, UPV/EHU.<br>
Número de investigadores participantes: 7