Los sistemas de criticidad mixta (MCS), muy populares hoy en día, requieren la ejecución simultanea de varios contextos con distintas necesidades en cuanto a tiempo real o nivel de seguridad. Para conseguirlo, se utilizan sistemas embebidos heterogéneos, donde, mediante la virtualización en base a hipervisores o marcos AMP (Asymmetric Multi-Processing), se pueden ejecutar varios contextos con distintos sistemas operativos en un único dispositivo. Sin embargo, esto supone un reto en cuanto al cumplimiento del tiempo real y aislamiento. La tesis se centra en estas dos características, aplicadas en dispositivos System-on-Chip con una Field-Programmable Gate Array (SoC FPGA). Por un lado, se miden diferentes latencias introducidas por varias tecnologías de virtualización, y se diseña un circuito que facilita los análisis temporales, lo cual supone un avance respecto a las herramientas existentes. Por otro lado, se implementa un método para extender los contextos lógicos que proporcionan los hipervisores a la FPGA, mejorando el aislamiento y la seguridad del sistema.