Descripción y contextualización de la asignatura

Características y aplicaciones de buses de comunicación es una asignatura del "Máster en Sistemas Electrónicos Avanzados".

La docencia se realiza en la Escuela de Ingeniería.



En esta asignatura de abordan los buses de comunicación on-chip y los buses de comunicación externos más habituales en los sistemas digitales actuales.



Los buses de comunicación on-chip están integrados en de los circuitos tipo SoC interconectando las distintas secciones y periféricos en los mismos.



Respecto a los buses de comunicación exteriores, en esta asignatura se presentan los buses de comunicación serie inter-chip (tipo I2C y MDIO) y se profundiza sobre soluciones de comunicación entre sistemas basadas en Ethernet. Tanto Ethernet convencional como Ethernet determinista y de alta disponibilidad.



La asignatura de posgrado se apoya (principalmente) en las siguientes asignaturas del grado en ingeniería de telecomunicación:



- Curso 2: Electrónica digital

- Curso 3: Sistemas digitales

- Curso 4: Laboratorio de circuitos digitales (optativa)



La asignatura de posgrado se apoya (principalmente) en las siguientes asignaturas del máster:



- VHDL sintetizable y FPGAs

- Bus de sistema e integración de núcleos prediseñados

Resultados del aprendizaje de la asignatura

Como resultado de cursar esta asignatura, se obtendrá:

- Capacidad de diseñar sobre sistemas SoC optimizando el uso y la selección de buses on-chip y de otros elementos arquitecturales del SoC

- Capacidad de utilizar en us sistema electrónico buses inter-chip heterogéneos que permitan comunicar distintos circuitos integrados entre sí

- Diseñar dispositivos electrónicos y redes de comunicación basadas en Ethernet

Convocatoria ordinaria: orientaciones y renuncia

La evaluación del aprendizaje se realizará mediante evaluación continua con la realización de los ejercicios propuestos en el aula (reglados 10% y avanzados 80%) y una prueba de test (10% de la nota). Se propondrán un 3 ejercicio avanzados. Estos ejercicios, código fuente y documentación asociada, deberán entregarse antes del último día de clase.



En caso de que el alumno no entregue los mencionados ejercicios, se le dará una segunda y última oportunidad para entregar los mismos a más tardar cuatro semanas después de la finalización de las clases de la asignatura.



En el caso de que las condiciones sanitarias impidan la realización de una actividad docente y/o evaluación presencial, se activará una modalidad no presencial de la que los/las estudiantes serán informados puntualmente.

Convocatoria extraordinaria: orientaciones y renuncia

La evaluación en la convocatoria extraordinaria será mediante la presentación de trabajos de temática y dificultad similar a los abordados durante el desarrollo de la asignatura.



En el caso de que las condiciones sanitarias impidan la realización de una actividad docente y/o evaluación presencial, se activará una modalidad no presencial de la que los/las estudiantes serán informados puntualmente.

Temario

Parte I: Buses on-chip de comunicación



Descripción detallada del Application Processing Unit (APU) (sección ARM9)



Periféricos de entrada / salida incluidos la zona (sección ARM9)



Descripción de los conceptos esenciales en la arquitectura del Zynq



Introducción a la especificación de bus de sistema AXI

puertos de conexión AXI del Zynq entre la zona del procesador (PS) y la zona de FPGA (PL)



Configuración de dispositivos periféricos en el Zynq EPP



Arquitectura de diseño en la sección programable del Zynq EPP



Introducción al Diseño software con Zynq EPP







Parte II: Buses de comunicación externos de nueva generación: Ethernet, Ethernet de alta disponibilidad y Ethernet determinista - Time-Sensitive Networking (TSN)

Bibliografía

Materiales de uso obligatorio

- SoCs y buses de comunicación on-chip. Autor: Dr. Armando Astarloa. Disponible en el aula digital de la asignatura.

Bibliografía básica

- [L. H. Crockett, R. Elliot, M. Enderwitz. "The Zynq Book: Embedded Processing with the Arm Cortex-A9 on the Xilinx Zynq-7000 All Programmable Soc".ISBN 9780992978709. Strathclyde Academic Media.](http://www.zynqbook.com/)

- Surviving the SOC revolution : a guide to platform-based design. Chang, Henry, Kluwer Academic, 1999.

- Winning the SoC revolution : experiences in real design. Martin, Grant, Kluwer Academic, 2003.

- [Xilinx University Program](http://www.xilinx.com/support/university/students.html)

- [Zynq-7000 SoPC Documentation](http://www.xilinx.com/products/silicon-devices/soc/zynq-7000.html)

- Clive "Max" Maxfield. "The Design Warrior's Guide to FPGAs". Ed. Newnes, 2004.

- Pong P. Chu. "RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability". Ed. Wiley- IEEE Press, 2006.

- L. H. Crockett, R. Elliot, M. Enderwitz. "The Zynq Book Tutorials for Zybo and ZedBoard". ISBN 9780992978730, Strathclyde Academic Media

- J. L. Martín (coordinador), P. Ibáñez, A. Zuloaga, U. Bidarte, J. Arias y J. Lázaro. "Electrónica digital". ISBN 84-96477-44-4. 2006, Delta Publicaciones, Madrid.

- E. Mandado, J. L. Martín. "Sistemas electrónicos digitales". ISBN 9788426721983, Ediciones Marcombo.

Bibliografía de profundización

- IEEE Std 1076-1993. "IEEE Standard VHDL Reference Manual". Junio de 1994.



- Volnei A. Pedroni. "Circuit Design with VHDL". Ed. MIT Press, 2004.



- Sunggu Lee. "Advanced Digital Logic Design Using VHDL, State Machines, and Synthesis for FPGA's". Ed. Thomson-Engineering, 2005.

Revistas

Xcell Journal

Enlaces

- [Xilinx](http://www.xilinx.com)



- [Digilent](http://www.digilentinc.com)



- [VHDL UPV/EHU](http://www.ehu.es/Electronica_EUITI/vhdl/pagina/inicio.htm)



- [VHDL tutorial](http://www.vhdl-online.de/tutorial/)



- [ESD VHDL tutorial](http://esd.cs.ucr.edu/labs/tutorial/)