En este proyecto se aborda el diseño de una arquitectura SoC base basada en la arquitectura de CPU seleccionada por la Unión Europea para el diseño de los circuitos integrados en el futuro, RISC-V. Esta arquitectura SoC base integrará mecanismos de comunicación con sensores industriales y de visión artificial, unidades de computación para Inteligencia Artificial e incorporará elementos de seguridad habilitantes de certificaciones en seguridad funcional. En el proyecto participan el Grupo APERT de la UPV/EHU (líder del proyecto), CEIT, GAIA, Tekniker, Ikerlan e Ikor.